Produkt

IP-Cores

Cadence Design Systems

Prozessor-IPs für ASIL-D-Anwendungen zertifiziert

Cadence Design Systems gibt bekannt, dass der SGS-TÜV Saar zertifiziert hat, dass die Cadence Tensilica Xtensa Prozessoren mit FlexLock Funktionalität die Anforderungen der ISO 26262:2018 ASIL-D erfüllen.

CEVA

Bluetooth 5.3 IP

CEVA announced the general release of its RivieraWaves Bluetooth 5.3 IP. The...

CEVA

Bluetooth 5.3 IP für Audio-Streaming und Low-Power-IoT

CEVA gibt die allgemeine Verfügbarkeit des RivieraWaves Bluetooth 5.3 IP bekannt. Das...

Tools für RISC-V

SiFive lizenziert Laufzeitbibliothek emRun von Segger

Um Codegröße und Speicherbedarf für seine RISC-V-Prozessorkerne klein zu halten hat...

Prozessor-IP aus Deutschland

»Flexibel, sehr performant und gleichzeitig energiesparend«

videantis ist ein deutsches Prozessor-IP-Unternehmen. Dr. Hans-Joachim Stolberg, CEO...

Electronic Design Automation

Siemens kauft IP-Verifikations-Know-how zu

Mit der Übernahme von Fractal Technologies erweitert Siemens sein Angebot im Bereich...

Hyperscale-Computing und 5G

Cooperation für die Entwicklung leistungsstarker SoCs

Cadence erweitert seine Zusammenarbeit mit ARM, um die Entwicklung von SoCs für die...

Zwei neue Tensilica-DSP-Cores

Einer für das High-End und einer für Always-on-Anwendungen

Cadence Design Systems erweitert seine Tensilica Vision DSP Produktfamilie mit zwei...

Renesas Electronics/SiFive

Strategische Partnerschaft

Renesas Electronics wird Lead-Partner von SiFive. Gemeinsam wollen die Unternehmen...

Semico Research Prognose

Ein CAGR von 115 Prozent für RISC-V-Cores

In der neuen Studie von Semico Research mit dem Titel »RISC-V Market: Momentum...